Logic Design of a Fast Circuit for Iterative Additions in Redundant Hybrid Number Systems
Gespeichert in:
Verfasser / Beitragende:
[G. Alia, E. Martinelli]
Ort, Verlag, Jahr:
1998
Enthalten in:
The Computer Journal, 41/1(1998), 45-51
Format:
Artikel (online)
Online Zugang: