Analysis and synthesis of controlled delay lines for fast digital devices

Verfasser / Beitragende:
[G. Leonov]
Ort, Verlag, Jahr:
2009
Enthalten in:
Doklady Mathematics, 80/1(2009-08-01), 633-636
Format:
Artikel (online)
ID: 453655459