cam a22 4 4500 551427825 CHVBK 20191102033246.0 180222s2018 gw |||| 000 0 ger|d 1152831569 DE-101 3-11-058256-2 978-3-11-058256-7 978-3-11-058283-3 EPUB 978-3-11-058306-9 PDF 9783110582567 (OCoLC)1031890402 (NEBIS)011322134 (OCoLC)1031890402 GBVCP ger SzZuIDS NEBIS ZHAW-HSB-WIN rda 004 621.392 23 Wecker Dieter 1940- (DE-588)1070231088 Verfasser aut Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Dieter Wecker Berlin De Gruyter Oldenbourg 2018 Boston VIII, 210 Seiten Illustrationen 24 cm x 17 cm Text txt rdacontent/ger ohne Hilfsmittel zu benutzen n rdamedia/ger Band nc rdacarrier/ger De Gruyter Studium Der Entwurf eines 12-Bit-Mikroprozessors mit der Hardware-Beschreibungssprache VHDL steht im Mittelpunkt dieses Buches. Dazu werden verschiedene VHDL-Modelle erstellt und die Synthese-Ergebnisse miteinander verglichen. Für den VHDL-Entwurf ist es wichtig, sich mit dem Source-Code vertraut zu machen. Daher wird für alle Modelle der zugehörige Source-Code ausführlich behandelt, wobei Grundkenntnisse in VHDL vorausgesetzt werden. Die Entwürfe wurden mit einer CAD (Computer Aided Design)-Entwicklungs-Software erstellt, die kostenlos aus dem Internet heruntergeladen werden kann. Mit Hilfe der vermittelten Grundlagen kann der Leser eigene VHDL-Modelle entwickeln. Die Prozessor-Entwürfe wurden mit FPGAs (Field Programmable Gate Array) realisiert. Damit wird der Anwender in die Lage versetzt, Prototypen für bestimmte Anwendungen zu erstellen. Das Buch richtet sich vor allem an Studierende der Fachrichtungen Informatik und Elektrotechnik Systementwurf (DE-588)4261480-6 gnd VHDL (DE-588)4254792-1 gnd Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd Studium gnd-content E07-20190618 nebis EN E51TN E51-20190121 NEBIS 100 1- Wecker Dieter 1940- (DE-588)1070231088 Verfasser aut NEBIS 490 0- De Gruyter Studium SWISSBIB 551427825 BK020000 XK020000 XK020000 NEBIS E07 E07 E07BI B15/20-45380 NEBIS E51 E51 E51BT TN 621.39 Weck Pro